Bài giảng Cấu trúc máy tính - Chương 2: Bus và truyền thông tin trong máy tính

CÂU TRUC MAY TINH CHƯƠNG 2: BUS VÀ TRUYỀN THÔNG TIN TRONG MÁY TÍNH Nôi dung cua chương 2 2.1. Định nghĩa Bus 2.2. Phân loại Bus 2.3. Bus mở rộng 2.1. Đ nh nghĩa Busị Bus là đường truyền tín hiệu điện nối các thiết bị khác nhau trong một hệ thống máy tính. Bus có nhiều dây dẫn được gắn trên mainboard, trên các dây này có các đầu nối đưa ra, các đầu này được sắp xếp và cách nhau những khoảng quy định để có thể cắm vào đó những I/O board hay board bộ nhớ (bus hệ thống – system bus) 2.1. Đ nh nghĩa Bus (ti p)ị ế Các bus chức năng: Bus địa chỉ Bus dữ liệu Bus điều khiển Độ rộng bus: là số đường dây của bus có thể truyền các bit thông tin đồng thời (chỉ dùng cho bus địa chỉ và bus dữ liệu). Bus đ a chị ỉ Chức năng: vận chuyển địa chỉ để xác định ngăn nhớ hay cổng vào-ra Độ rộng bus địa chỉ: xác định dung lượng bộ nhớ cực đại của hệ thống.  Nếu độ rộng bus địa chỉ là N bit : AN-1, AN-2, ... A2, A1, A0  có thể đánh địa chỉ tối đa cho 2N ngăn nhớ Ví dụ: Bộ xử lý Pentium có bus địa chỉ 32 bit  không gian địa chỉ là 232 byte = 4GBytes (đánh địa chỉ theo byte) Bus d li uữ ệ  Ch c năng:ứ  v n chuy n l nh t b nh đ n CPUậ ể ệ ừ ộ ớ ế  v n chuy n d li u gi a CPU, các mô đun nh và mô đun ậ ể ữ ệ ữ ớ vào-ra v i nhauớ  Đ r ng bus d li uộ ộ ữ ệ : Xác đ nh s bit d li u có th đ c trao ị ố ữ ệ ể ượ đ i đ ng th i.ổ ồ ờ M bit: DM-1, DM-2, ... D2, D1, D0 M th ng là 8, 16, 32, 64,128 bit.ườ  Ví dụ: Các b x lý Pentium có bus d li u 64 bitộ ử ữ ệ Bus đi u khi nề ể  Ch c năngứ : v n chuy n các tín hi u đi u khi nậ ể ệ ề ể  Các lo i tín hi u đi u khi nạ ệ ề ể : Các tín hi u phát ra t CPU đ đi u khi n mô-đun nh và ệ ừ ể ề ể ớ mô-đun vào-ra Các tín hi u t mô-đun nh hay mô-đun vào-ra g i đ n yêu ệ ừ ớ ử ế c u CPUầ . Đ c đi m c a c u trúc đ n busặ ể ủ ấ ơ  Bus h th ng ch ph c v đ c m t yêu c u trao đ i d li u t i ệ ố ỉ ụ ụ ượ ộ ầ ổ ữ ệ ạ m t th i đi mộ ờ ể  Bus h th ng ph i có t c đ b ng t c đ bus c a mô-đun nhanh ệ ố ả ố ộ ằ ố ộ ủ nh t trong h th ngấ ệ ố  Bus h th ng ph thu c vào c u trúc bus (các tín hi u) c a b ệ ố ụ ộ ấ ệ ủ ộ x lý các mô-đun nh và các mô-đun vào-ra cũng ph thu c vào ử ớ ụ ộ b x lý.ộ ử  Vì v y c n ph i phân c p bus ậ ầ ả ấ  đa bus Phân c p bus trong máy tínhấ  Phân c p bus cho các thành ph n:ấ ầ  Bus c a b x lýủ ộ ử  Bus c a b nh chínhủ ộ ớ Các bus vào-ra  Phân c p bus khác nhau v t c đấ ề ố ộ  Bus b nh chính và các bus vào-ra không ph thu c vào b x ộ ớ ụ ộ ộ ử lý c thụ ể Các bus đi n hình trong PCể  Bus c a b x lý (Front Side Bus - FSB): có t c đ nhanh nh tủ ộ ử ố ộ ấ  Bus c a b nh chính (n i ghép v i các mô-đun RAM)ủ ộ ớ ố ớ  AGP bus(Accelerated Graphic Port) - Bus đ h a tăng t c: n i ồ ọ ố ố ghép card màn hình tăng t c.ố  PCI bus(Peripheral Component Interconnect): n i ghép v i các ố ớ thi t b ngo i vi có t c đ trao đ i d li u nhanh.ế ị ạ ố ộ ổ ữ ệ  USB (Universal Serial Bus): Bus n i ti p đa năngố ế  IDE (Integrated Device Electronics): Bus k t n i v i đĩa c ng ế ố ớ ổ ứ ho c đĩa CD, DVDặ ổ Máy tính pentim 4 dùng Chipset 845 2.2. Phân lo i Busạ  Các bus trong h th ng máy tínhệ ố 2.2. Phân lo i Bus (ti p)ạ ế Bus thương phân loai theo 3 cach sau: Theo tô chưc phân cưng Theo giao thưc truyên thông (bus đông bô va không đông bô) Theo loai tin hiêu truyên trên bus (bus đia chi, bus dư liêu...) 2.2. Phân lo i Bus (ti p)ạ ế 1. Bus h th ng:ệ ố Thương co nhiêu thiêt bi nôi vơi bus.  Môt sô la tich cưc (master)  Môt sô chơ yêu câu tư cac thiêt bi khac (slave) Vi du: CPU ra lênh cho bô điêu khiên đia đoc/ghi môt khôi dl thi CPU la master con đia la slave. Bô điêu khiên đia ra lênh cho bô nhơ nhân dư liêu thi no lai giư vai tro master 2. Bus Driver và Bus Receiver  Tín hi u trong máy tính phát ra th ng không đ đ đi u khi n ệ ườ ủ ể ề ể bus nh t là khi bus khá dài và có nhi u thi t b n i v i nó ấ ề ế ị ố ớ  các bus master đ c n i v i bus thông qua 1 chip g i là ượ ố ớ ọ bus driver ( c b n nó là b khu ch đ i tín hi u s .ơ ả ộ ế ạ ệ ố  Slave đ c n i v i bus thông qua ượ ố ớ bus receiver.  Đ i v i các thi t b khi là master, khi là slave ng i ta dùng 1 chip ố ớ ế ị ườ k t h p g i là ế ợ ọ transceiver. 3. Bus đ ng b - ồ ộ Synchronous bus Co môt đương điêu khiên bơi môt bô dao đông thach anh. Tin hiêu co dang đương song vuông vơi tân sô 5MHz đên 50MHz. Moi hoat đông cua bus xây ra trong môt sô nguyên lân chu ky va đươc goi la chu ky bus. 3. Bus đ ng b - ồ ộ Synchronous bus (tiếp)  Gian đô thơi gian cua bus đông bô 3. Bus đ ng b - ồ ộ Synchronous bus (tiếp) Read cylce: chu ky đoc  φ xung clock Address: đia chi Data: dư liêu MREQ: tin hiêu yêu câu bô nhơ RD: tin hiêu yêu câu đoc. Memory address to be read: đia chi bô nhơ đa ôn đinh 4. Bus bât đông bô-Asynchronous bus Không sư dung xung clock đông bô Chu ky co thê keo dai tuy y va co thê khac nhau đôi vơi cac câp thiêt bi khac nhau. Chủ yếu gồm 4 tín hiệu sau: MSYN tích cực SSYN bù tích cực để đáp lại tín hiệu MSYN MSYN được đảo để đáp lại tín hiệu SSYN bù (tích cực) SSYN bù được đảo để đáp lại tín hiệu MSYN không tích cực 4. Bus bât đông bô-Asynchronous bus (tiếp) 5. Phân x busử  Không phai chi co CPU lam bus master Cac chip I/O cung co luc lam bus master co thê đoc hay ghi bô nhơ va goi ngăt. Điêu gi xay ra khi 2 thiêt bi trơ lên cân lam bus master.  Cơ chê phân xư bus. 6. Phân x bus t p trungử ậ Nhiêu vi xư ly co đơn vi phân xư đươc chê tao năm ngay trong chip CPU.  Trong môt sô may tinh mini đơn vi nay năm ngoai chip CPU  Theo cơ chê nay thi bô phân xư (arbiter) chi co thê biêt co yêu câu chiêm dung bus bay không ma không biêt co bao nhiêu đơn vi muôn chiêm dung bus. Khi arbiter nhân đươc yêu câu no se phat ra môt tin hiêu cho phep trên đương dây (bus grant: cho phep sư dung bus)  đương dây nay nôi qua tât ca cac I/O theo kiêu nôi tiêp. 6. Phân x bus t p trung (ti p)ử ậ ế  Phân xư bus tâp trung môt mưc nôi tiêp. 6. Phân x bus t p trung (ti p)ử ậ ế  Phân xư bus tâp trung 2 mưc 9. Phân xư bus không tâp trung  Cơ chê đươc thưc hiên như sau: 9. Phân xư bus không tâp trung (tiếp) Bus request: yêu câu chiêm dung bus Bus busy: đương bao bân, đương bus master đăt ơ mưc tich cưc khi co thiêt bi đang chiêm dung bus Bus arbitration: đươc măc nôi tiêp thanh môt chuôi xich qua tât ca cac thiêt bi ngoai vi. Đâu cua chuôi nay đươc găn vơi điên ap 5V cua nguôn nuôi. 10. X lý ng tử ắ  Trên đây đã kh o sát các chu kỳ bus thông th ng, trong đó ả ườ master g i thông tin t i slave.ử ớ M t ng d ng quan tr ng n a c a bus là dùng đ x lý ng tộ ứ ụ ọ ữ ủ ể ử ắ  Khi CPU ra l nh cho thi t b I/O làm m t vi c gì đó, nó th ng ệ ế ị ộ ệ ườ ch đ i tín hi u ng t do thi t b I/O phát ra khi hoàn thành công ờ ợ ệ ắ ế ị vi c đ c CPU yêu c u.ệ ượ ầ  Khi nh n đ c tín hi u ng t, CPU s đáp ng ngay, có th nh n ậ ượ ệ ắ ẽ ứ ể ậ d li u do thi t b I/O truy n v , hay g i ti p d li u ra thi t b ữ ệ ế ị ề ề ở ế ữ ệ ế ị I/O, hay CPU s s d ng bus cho m t thao tác khác.ẽ ử ụ ộ  Nh v y chính ng t phát ra tín hi u yêu c u s d ng busư ậ ắ ệ ầ ử ụ 10. X lý ng t (ti p)ử ắ ế  Khái ni m chung v ng t: Ng t là c ch cho phép CPU t m ệ ề ắ ắ ơ ế ạ d ng ch ng trình đang th c hi n đ chuy n sang th c hi n ừ ươ ự ệ ể ể ự ệ m t ch ng trình khác, g i là ộ ươ ọ ch ng trình con ph c v ng tươ ụ ụ ắ .  Các lo i ng t:ạ ắ Ng t do l i khi th c hi n ch ng trình, ví d : tràn s , chia cho ắ ỗ ự ệ ươ ụ ố 0. Ng t do l i ph n c ng, ví d l i b nh RAM.ắ ỗ ầ ứ ụ ỗ ộ ớ Ng t do mô-đun vào-ra phát tín hi u ng t đ n CPU yêu c u ắ ệ ắ ế ầ trao đ i d li u.ổ ữ ệ Ho t đ ng ng tạ ộ ắ  Sau khi hoàn thành m i m t l nh, b x lý ki m tra tín hi u ng tỗ ộ ệ ộ ử ể ệ ắ  N u không có ng t ế ắ  b x lý nh n l nh ti ptheo c a ch ng trình hi n ộ ử ậ ệ ế ủ ươ ệ t iạ  N u có tín hi u ng t:ế ệ ắ  T m d ng ch ng trình đang th c hi nạ ừ ươ ự ệ  C t ng c nh (các thông tin liên quan đ n ch ng trình b ng t)ấ ữ ả ế ươ ị ắ  Thi t l p PC tr đ n ch ng trình con ph c v ng tế ậ ỏ ế ươ ụ ụ ắ  Chuy n sang th c hi n ch ng trình con ph c v ng tể ự ệ ươ ụ ụ ắ  Cu i ch ng trình con ph c v ng t, khôi ph c ng c nh và ti p t c ố ươ ụ ụ ắ ụ ữ ả ế ụ ch ng trình đang b t m d ngươ ị ạ ừ Ho t đ ng ng t (ti p)ạ ộ ắ ế Chu trình v i l nh ng tớ ệ ắ X lý v i nhi u tín hi u ng tử ớ ề ệ ắ  X lý ng t tu n tử ắ ầ ự  Khi m t ng t đang đ c th c hi n, các ng t khác s b c m.ộ ắ ượ ự ệ ắ ẽ ị ấ  B x lý s b qua các ng t ti p theo trong khi đang x lý m t ng tộ ử ẽ ỏ ắ ế ử ộ ắ  Các ng t v n đang đ i và đ c ki m tra sau khi ng t đ u tiên đ c x ắ ẫ ợ ượ ể ắ ầ ượ ử lý xong  Các ng t đ c th c hi n tu n tắ ượ ự ệ ầ ự  X lý ng t u tiênử ắ ư  Các ng t đ c đ nh nghĩa m c u tiên khác nhauắ ượ ị ứ ư  Ng t có m c u tiên th p h n có th b ng t b i ng t u tiên cao h n ắ ứ ư ấ ơ ể ị ắ ở ắ ư ơ  x y ra ng t l ng nhauẩ ắ ồ 2.3. Bus m r ng - ở ộ expansion bus  Bus m r ng cho phép PC liên l c đ c v i các thi t b ngo i vi, ở ộ ạ ượ ớ ế ị ạ các thi t b này đ c cài đ t qua các khe c m m r ng ế ị ượ ặ ắ ở ộ (expansion slot). Các thông s chính c a bus m r ng: t c đ ố ủ ở ộ ố ộ truy n t i đa gi a các thi t b v i nhau và gi a các thi t b v i b ề ố ữ ế ị ớ ữ ế ị ớ ộ nh chính, s đ ng đ a ch (s l ng ô nh có th đ c truy ớ ố ườ ị ỉ ố ượ ớ ể ượ xu t b i 1 thi t b ), s đ ng ng t c ng, .ấ ở ế ị ố ườ ắ ứ 1. Bus ISA ( Industry Standard Architecture)  Bus ISA dùng cho h th ng ch đ c đi u khi n b i 1 CPU trên ệ ố ỉ ượ ề ể ở b ng m ch chínhả ạ  Bus ISA ban đ u có đ r ng d li u 8 bit, t n s 4,77 Mhzầ ộ ộ ữ ệ ầ ố  Bus ISA c i ti n có đ r ng d li u 16 bit, t n s 8 Mhz.ả ế ộ ộ ữ ệ ầ ố 2. Bus EISA và MCA  Bus EISA (Extended ISA) là chu n m r ng c a ISA đ b trí các ẩ ở ộ ủ ể ố d li u 32 bit nh ng v n t ng thích đ c v i m ch ghép n i cũ.ữ ệ ư ẫ ươ ượ ớ ạ ố  Bus MCA (Micro Channel Architecture)  Ph c v cho h th ng IBM PS/2 không t ng thích v i ISAụ ụ ệ ố ươ ớ Có th ho t đ ng v i 16 hay 32 bit d li u.ể ạ ộ ớ ữ ệ 3. Bus c c b (Local bus)ụ ộ  Chu n các ẩ bus c c bụ ộ t o thêm ạ các khe c m m r ng ắ ở ộ n i tr c ố ự ti p vào bus c c b (bus n i gi a CPU và các b đ m)ế ụ ộ ố ữ ộ ệ  Do v y, bus m r ng lo i này cho phép truy xu t lên trên 32 bit ậ ở ộ ạ ấ cũng nh t n d ng đ c t c đ xung clock c a chính CPU, tránh ư ậ ụ ượ ố ộ ủ đ c rào c n 8.33MHz c a bus h th ngượ ả ủ ệ ố  Theo h ng gi i quy t này, Intel đã phát tri n bus PCI và U ban ướ ả ế ể ỷ VESA (Video Electronics Standards Association) đã phát tri n bus ể VL 4. Bus PCI(Peripheral Component Interconnect) 5. Bus VL - VESA local bus Gi ng nh PCI, bus VL cũng phân cách gi a h CPU, b nh ố ư ữ ệ ộ ớ chính, và bus m r ng chu nở ộ ẩ  Bus VL ch làm vi c v i 32 bits, trong t ng lai s đ c m r ng ỉ ệ ớ ươ ẽ ượ ở ộ đ n 64 bits.ế 5. Bus VL - VESA local bus (ti p)ế