Đồ án Thiết kế và chế tạo mô hình điều khiển đèn giao thông ngã tư

Lời nói đầu Ngày nay, sự phát triển mạnh mẽ của khoa học công nghệ, cuộc sống của con người đã có những thay đổi ngày càng tốt hơn, với những trang thiết bị hiện đại phục vụ công cuộc công nghiệp hoá, hiện đại hoá đất nước. Đặc biệt góp phần vào sự phát triển đó thì ngành kĩ thuật điện tử đã góp phần không nhỏ trong sự nghiệp xây dựng và phát triển đất nước. Những thiết bị điện,điện tử được phát triển mạnh mẽ và được ứng dụng rỗng rãi trong đời sống cũng như sản suất. Từ những thời gian đầu phát triển KTS đã cho thấy sự ưu việt của nó và cho tới ngày nay tính ưu việt đó ngày càng được khẳng định thêm. Những thành tựu của nó đã có thể biến được những cái tưởng chừng như không thể thành những cái có thể, góp phần nâng cao đời sống vật chất và tinh thần cho con người. Để góp phần làm sáng tỏ hiệu quả của những ứng dụng trong thực tế của môn KTS chúng em sau một thời gian học tập được các thầy cô giáo trong khoa giảng dạy về các kiến thức chuyên nghành, đồng thời được sự giúp đỡ nhiệt tình của thầy Đào Văn Đã, cùng với sự lỗ lực của bản thân, chúng em đã “thiết kế và chế tạo mô hình điều khiển đèn giao thông ngã tư “ nhưng do thời gian, kiến thức và kinh nghiệm của chúng em còn có hạn nên sẽ không thể tránh khỏi những sai sót . Chúng em rất mong được sự giúp đỡ & tham khảo ý kiến cảu thầy cô và các bạn nhằm đóng góp phát triển thêm đề tài. Hưng yên, tháng 04 năm 2010 Nhóm sinh viên thực hiện: Lê Văn Tuấn Loại Văn Tuấn Nguyễn Mạnh Tuấn NHẬN XÉT CỦA GIÁO VIÊN HƯỚNG DẪN .......................................................................................................................................................................................................................................................................... .......................................................................................................................................................................................................................................................................... .......................................................................................................................................................................................................................................................................... .......................................................................................................................................................................................................................................................................... .......................................................................................................................................................................................................................................................................... .......................................................................................................................................................................................................................................................................... .......................................................................................................................................................................................................................................................................... .......................................................................................................................................................................................................................................................................... .......................................................................................................................................................................................................................................................................... ..................................................................................................................................... ..................................................................................................................................... ..................................................................................................................................... ..................................................................................................................................... ..................................................................................................................................... ..................................................................................................................................... ..................................................................................................................................... ..................................................................................................................................... ..................................................................................................................................... Hưng yên, ngày… tháng 04 năm 2010. Giáo viên hướng dẫn Đào Văn Đã NHẬN XÉT CỦA GIÁO VIÊN PHẢN BIỆN ..................................................................................................................................... ..................................................................................................................................... ..................................................................................................................................... ..................................................................................................................................... ..................................................................................................................................... ..................................................................................................................................... ..................................................................................................................................... ..................................................................................................................................... ..................................................................................................................................... ..................................................................................................................................... ..................................................................................................................................... ..................................................................................................................................... ..................................................................................................................................... ..................................................................................................................................... ..................................................................................................................................... ..................................................................................................................................... ..................................................................................................................................... ..................................................................................................................................... ..................................................................................................................................... ..................................................................................................................................... ..................................................................................................................................... ..................................................................................................................................... ..................................................................................................................................... ..................................................................................................................................... ..................................................................................................................................... ..................................................................................................................................... ..................................................................................................................................... Hưng Yên ngày … tháng 04 năm 2010 Giáo viên phản biện Ý TƯỞNG THẾT KẾ Mạch điều khiển dàn đèn giao thông tại ngã tư ưu tiên xe cơ giới, tại các góc đường, đèn sẽ được bố trí như hình vẽ dưới đây. Mỗi góc của ngã tư đường sẽ gồm một bộ đèn xanh, đỏ vàng dành cho xe cơ giới và đồng thời có led hiển thị thời gian đếm ngược dành cho xe cơ giới để người đi xe tiện quan sát. Hướng chiếu của các đèn và hướng đi lại trên đường sẽ được mô tả như hình vẽ. Chiều mũi tên nhỏ chỉ hướng chiếu của đèn và người tham gia giao thông sẽ đi theo hướng mũi tên đậm nằm trên đường và sẽ phải quan sát bộ đèn giao thông gần nhất bên tay phải làm chỉ dẫn giao thông. Khi các đèn làm nhiệm vụ điều khiển giao thông thì các bộ đèn đối diện nhau sẽ có cùng trạng thái về màu đèn. Còn các bộ đèn ở đường kề sát sẽ ngược lại về màu đèn. Ví dụ như bộ đèn ở nhánh này có màu xanh, vàng, đỏ thì đèn ở nhánh bên cạnh sẽ có màu đỏ, vàng, xanh, việc thiết kế đèn vàng sáng giữa đèn xanh và đèn đỏ là để báo cho phương tiện giao thông biết là sắp có sự chuyển đổi giữa hai đèn màu xanh và đèn màu đỏ. Do vậy, về cơ bản đèn điều khiển giao thông tại ngã tư được chia làm hai dàn: dàn đèn 1 và dàn đèn 2. Ngoài ra mạch còn được thiết kế hai chế độ làm việc ban ngày và ban đêm.Ở chế độ làm việc ban ngày, các đèn led sẽ hoạt động bình thường. Còn ở chế độ ban đêm sẽ chỉ có một đèn vàng nhấp nháy theo xung nhịp đưa vào.Hai chế độ được thiết lập chuyển mạch bằng công tắc. Chương I: CƠ SỞ LÍ THUYẾT I- Các cổng logic cơ bản Phép toán OR và cổng OR Phép toán OR hay còn được gọi là phép cộng logic. + Hàm OR (hàm hoặc): y = x1 + x2 X1 X2 y - + + Bảng chân lý: x1 x2 y 0 0 1 1 0 1 0 1 0 1 1 1 Mạch điện minh hoạ quan hệ logic OR + Mở rộng cho trường hợp tổng quát có n biến: y = x1 + x2 + …. + xn. Mạch điện thực hiện quan hệ logic OR được gọi là cổng OR. Cổng OR: x1 x2 y + Định nghĩa: Là mạch có từ hai đầu vào trở lên và có đầu ra bằng tổ hợp or các biến đầu vào. + Giản đồ thời gian: X1 X2 y X1 X2 y 1 X1 X2 y + Ký hiệu logic: x1 x2 y E=-12V R0 0V +3V -0.7V +2.3V + Mạch điện dùng điốt bán dẫn: Điện áp sụt trên điốt khi phân cực thuận là 0.7V. Khi Vx1 = Vx2 = 0V thì Vy = 0V – 0.7V = -0.7V. Khi Vx1 = 0V, Vx2 = 3V hoặc Vx1 = 3V, Vx2 = 0V thì Vy = 3V – 0.7V = 2.3V (do 2 điốt có katốt nối chung nên anốt nào có điện thế cao hơn sẽ dẫn điện mạnh hơn làm cho điốt kia chịu phân cực ngược và ở trạng thái ngắt hở mạch). Khi Vx1 = Vx2 = 3V thì Vy = 3V – 0.7V = 2.3V. Nếu có n đầu vào thì mắc n điốt tương tự như trên. Phép toán AND và cổng AND Phép toán AND hay còn được gọi là phép nhân logic. + Hàm AND (hàm và): y = x1.x2 X1 X2 y - + +Bảng chân lý: x1 x2 y 0 0 1 1 0 1 0 1 0 0 0 1 Mạch điện minh hoạ quan hệ logic AND + Mở rộng cho trường hợp tổng quát có n biến: y = x1 . x2 .… . xn.. Mạch điện thực hiện quan hệ logic AND được gọi là cổng AND. Cổng AND + Định nghĩa: Là mạch có từ hai đầu vào trở lên và một đầu ra bằng tổ hợp AND các biến đầu vào. x1 x2 y + Giản đồ thời gian: & x1 x2 y X1 X2 y + Ký hiệu logic: + Mạch điện dùng điốt bán dẫn: Điện áp sụt trên điốt khi phân cực thuận là 0.7V. x1 x2 y E=+12V R0 0V +3V +0.7V +3.7V Khi Vx1 = Vx2 = 0V thì Vy = 0V + 0.7V = 0.7V. Khi Vx1 = 0V, Vx2 = 3V hoặc Vx1 = 3V, Vx2 = 0V thì Vy = 0V + 0.7V = 0.7V (do 2 điốt có anốt nối chung nên katốt nào có điện thế thấp hơn sẽ dẫn điện mạnh hơn làm cho điốt kia chịu phân cực ngược và ở trạng thái ngắt hở mạch). Khi Vx1 = Vx2 = 3V thì Vy =3V + 0.7V=3.7V. Nếu có n đầu vào thì mắc n điốt tương tự. Phép toán NOT và cổng NOT Phép toán NOT hay còn được gọi phép đảo hay phép phủ định + Hàm NOT (hàm đảo): + Bảng chân lý: X y 0 1 1 0 y - + x R Mạch điện minh hoạ quan hệ logic NOT: Mạch điện thực hiện quan hệ logic NOT được gọi là cổng NOT. Cổng NOT x y + Định nghĩa: Là mạch có duy nhất một đầu vào và mức logic ở đầu ra luôn ngược với mức logic ở đầu vào. + Giản đồ thời gian: x y 1 x y + Ký hiệu logic: + Mạch điện: VB= -12V R2 y Vcc= +12V R1 Rc EQ = 2.5V DQ 0.3V 3.2V 0.3V 3.2V x Trong cổng NOT, tranzito làm việc ở chế độ đóng mở. Khi x ở mức thấp thì T ngắt hở mạch, y ở mức cao. Khi x ở mức cao thì T thông bão hoà, y ở mức thấp. Tác dụng của nguồn âm EB là đảm bảo T ngắt hở mạch tin cậy khi x ở mức thấp. EQ và DQ có tác dụng giữ mức cao đầu ra ở giá trị quy định. x1 x2 y 0 0 1 1 0 1 0 1 1 0 0 0 Hàm NOR (không hoặc: NOT - OR) + Hàm logic: + Bảng chân lý: X1 X2 y X1 X2 y 1 X1 X2 y + Ký hiệu logic: + Trong trường hợp tổng quát nếu n biến ta cũng có: II- Các bộ đếm 1. Đặc điểm và phân loại bộ đếm. a) Đặc điểm. Đếm là khả năng nhớ được số xung đầu vào; mạch điện thực hiện thao tác đếm gọi là bộ đếm. Số xung đếm được biểu diễn dưới các dạng số nhị phân hoặc thập phân. Đếm là một thao tác rất quan trọng, được sử dụng rất rộng rãi trong thực tế, từ các thiết bị đo chỉ thị số đến các máy tính điện tử số. Bất kỳ hệ thống số hiện đại nào cũng có bộ đếm. b) Phân loại. Có 3 cách phân loại. + Căn cứ vào tác động của xung đầu vào người ta chia làm 2 loại - Bộ đếm đồng bộ. - Bộ đếm dị bộ. Bộ đếm đồng bộ có đặc điểm là xung Clock đều được đưa đồng thời đến các FF. Bộ đếm dị bộ thì xung Clock chỉ được đưa vào FF đầu tiên, còn các FF tiếp theo thì lấy tín hiệu tại đầu ra của FF phía trước thay cho xung Clock. + Căn cứ vào hệ số đếm người ta phân chia thành các loại: - Bộ đếm nhị phân. - Bộ đếm thập phân. - Bộ đếm Modul bất kỳ. Nếu gọi n là số ký số trong mã nhị phân (tương ứng với số FF có trong bộ đếm) thì dung lượng của bộ đếm là N = 2n . Đối với bộ đếm thập phân thì N = 10 là trường hợp đặc biệt của bộ đếm N phân. N là dung lượng của bộ đếm hoặc có thể nói là độ dài đếm của bộ đếm, hoặc hệ số đếm. + Căn cứ vào số đếm tăng hay giảm dưới tác dụng của xung đầu vào người ta chia ra làm 3 loại: - Bộ đếm thuận (Up Counter). - Bộ đếm nghịch (Down Cuonter). - Bộ đếm thuận nghịch.(Up/Down). 2. Một số bộ đếm sử dụng trong đề tài 2.1 Bộ đếm nhị phân: Hệ đếm nhị phân được cấu trúc bởi các trigơ, các trạng thái ngõ ra được xác lập dưới dạng mã nhị phân biểu thị bằng các trạng thái 0 và 1. 2.1.1 Bộ đếm nhị phân không đồng bộ (đếm nối tiếp): Khái niệm: là bộ đếm mà các trigơ mắc nối tiếp với nhau, lối ra trigơ trước được nối với lối vào của trigơ sau. Đặc điểm: xung CLK không được đưa đồng thời vào các trigơ mà chỉ được đưa vào và làm chuyển trạng thái của trigơ đầu tiên, lối ra của trigơ trước làm chuyển trạng thái của trigơ liền sau nó. Phân loại: trong đếm nhị phân không đồng bộ có các loại sau: Đếm tiến (Up counter): - Sơ đồ: Giải thích sơ đồ: đây là sơ đồ đếm nhị phân không đồng bộ 4 bít đếm thuận + Muốn xoá: Pr=1, CLR=0. Muốn đặt: Pr=0, CLR=1 + Để bộ đếm làm việc đặt mức lôgic J=K=1 ;CLR=1 + Xung nhịp tác động vào trigơ có trọng số nhỏ nhất và tác động bởi sườn âm nên khi CLK chuyển từ 1 về 0 thì lập tức đầu ra Q1=1; Q2, Q3, Q4=0 Trigơ 2 thay đổi trạng tháI khi Q1 chuyển từ 1 về 0 Trigơ 3 thay đổi trạng tháI khi Q2 chuyển từ 1 về 0 Trigơ 4 thay đổi trạng tháI khi Q3 chuyển từ 1 về Đếm lùi(up/down): -Sơ đồ: - Giải thích: Ta thấy bộ đếm ngược chỉ khác bộ đếm thuận ở chỗ lối ra Q(đảo) của trigơ trước được nối vào CLK của trigơ sau nên trigơ sau sẽ chuyển trạng thái khi trigơ trước nó chuyển từ 1 về 0 Bộ đếm thuận ngược tuỳ ý: Để có một bộ đếm vừa thuận vừa ngược ta thêm một đầu vào điều khiển tiến lùi UP/DOWN. - Sơ đồ: - Giải thích: * Đếm tiến :khi cho lối vào đIều khiển tiến lùi U/D=1 lối ra Q của trigơ trước nối với CKL của trigơ tiếp theo .Sơ đồ tương đương như hình 1.1 * Đếm lùi: khi cho lối vào điều khiển U/D=0 lối ra Q(đảo) của trigơ trước nối với CLK của trigơ tiếp theo .Sơ đồ như hình 1.2 Ưu nhược, điểm của bộ đếm không đồng bộ : - Ưu điểm: đơn giản do đòi hỏi ít linh kiện - Nhược điểm :Tác động chậm vì thời gian trễ khá lớn do mỗi trigơ hoạt động nhờ sự chuyển trạng thái tại đầu ra của trigơ trước nó. 2.1.2 Bộ đếm nhị phân đồng bộ (đếm song song) - Khái niệm : là bộ đếm mà xung nhịp được kích đồng thời vào tất cả các trigơ - Sơ đồ: - Nguyên lí làm việc: Điều kiện cho các trigơ JK hoạt động: - Đầu vào J = K = 1 - Xung CLK phải lật trạng thái từ 1 về 0 - Đầu vào Reset = 1 Tạo mức logic CE0 = 1 (5V) Tại thời điểm ban đầu CLK nhảy từ 1 về 0, lập tức đầu ra Q1 = 1, do CE0 = 1 các CE đều bằng 01 nên các đầu ra khác giữ nguyên trạng thái Qi = 0 CE1 = 1 đặt điều kiện cho trigơ JK thứ 2 hoạt động. Khi xung CLK nhảy từ 1 về 0, thì lập tức Q1 nhảy từ 1 về 0 khi đó Q2 có đủ điều kiện hoạt động lập tức nhảy lên mức 1 còn các Q1 khác giữ nguyên trạng thái cũ. CE2 = 1 đặt điều kiện cho trigơ JK thứ 3 hoạt động và lập tức nhảy lên 1. Như vậy trigơ JK chỉ lật trạng thái khi trigơ JK ở cấp thấp hơn nó lật trạng thái từ 1 về 0 các xung CLK được đưa vào song song các trigơ JK. Cho nên bộ đếm sẽ đếm tuần tự. Xét tăng dung lượng bộ đếm: Khi cần đếm số lượng xung lớn hơn 15, người ta không kéo dài thêm trigơ vào sau trigơ số 4 mà ghép từng nhóm 4 trigơ. Việc ghép liên tiếp các bộ đếm 4 bit phảI dùng tín hiệu nhớ E và CE, các tín hiệu này được tạo bằng các mạch logic phụ. Ưu nhược điểm của bộ đếm đồng bộ so với bộ đếm không đồng bộ: Trong một bộ đếm đồng bộ mọi trigơ sẽ thay đổi trạng tháI đồng thời, nghĩa là chúng được đồng bộ hoá theo theo mức tích cực của xung nhịp. Do đó không giống như bộ đếm không đồng bộ, những khoảng trễ do truyền sẽ không được cộng lại với nhau mà nó chỉ bao gồm thời gian trễ của một trigơ cộng với thời gian dành cho các mức logic mới truyền qua một cổng AND. Thời gian trễ là như nhau bất kể bộ đếm có bao nhiêu trigơ. Nói chung là thời gian trễ bé hơn nhiều so với bộ đếm không đồng bộ. Do đó, bộ đếm đồng bộ có thể hoạt động ở tần số cao hơn, dĩ nhiên mạch điện của bộ đếm không đồng bộ phức tạp hơn. 2.2 Bộ đếm thập phân mã BCD: Với bộ đếm modul 16, khi hết xung thứ 16 thì QDQCQBQA=0000. Muốn có bộ đếm modul 10 thì đến xung thứ 10 ta có QDQCQBQA=0000. Chúng ta biết với bộ đếm modul 16 đến xung thứ 10 thì QDQCQBQA = 1010, để có được QDQCQBQA = 0000 thì phải dập hai số “1” đi. Muốn vậy ta phảI đưa hai lối ra QD và QB (có giá trị là 1 cần dập đi) vào hai lối vào của một cổng NAND. Để xây dựng bộ đếm thập phân có kđ 10 phải dùng ít nhất 4FF. a) Sơ đồ của bộ đếm BCD không đồng bộ đếm tiến: b) Giải thích sơ đồ: Sơ đồ gồm 4 trigơ ghép nối tiếp với nhau. Lấy trạng thái 10 đưa quay trở về reset các trigơ. Đầu vào J=K=1 đưa đồng thời vào các trigơ, xung CLK được đưa vào trigơ có đầu ra có trọng số nhỏ nhất rồi lấy đầu ra đó làm xung cho trigơ tiếp theo có đầu ra có trọng số nhỏ hơn. Vì đây là bộ đếm 10 (1010) nên có 6 trạng thái không xác định. Ta lấy đầu ra QB và QD cho qua cổng NAND rồi cùng CLK qua một cổng AND vào reset. Cổng AND giúp ta xoá bộ đếm về 0 tại thời điểm bất kỳ. + Bộ đếm BCD không đồng bộ đếm lùi chỉ cần nối Q(đảo) với CLK. + Bộ đếm BCD đồng bộ thì xung CLK được đưa đồng thời vào các trigơ (tương tự bộ đếm nhị phân). c). Các vi mạch ứng dụng: - Các vi mạch họ TTL: 7490, 74160, 74162,