Giới thiệu một số linh kiện làm phần cứng

CHƯƠNG V GIỚI THIỆU MỘT SỐ LINH KIỆN LÀM PHẦN CỨNG I. OPTO 4N35: 1 Mô tả chung: Opto 4N35 là bộ ghép quang được cấu tạo bởi photodiode và phototransistor. Bộ ghép quang dùng để cách điện giữa những mạch điện có sự khác biệt khá lớn về điện thế. Ngoài ra còn được dùng để tránh các vòng đất gây nhiễu trong mạch điện. Thông thường bộ ghép quang gồm 1 diode loại GaAs phát ra tia hồng ngoại và một phototransistor với vật liệu silic. Với dòng điện thuận diode phát ra bức xạ hồng ngoại với bước sóng khoảng 900 nm. Năng lượng bức xạ này được chiếu lên bề mặt của phototransistor hay chiếu gián tiếp qua một môi trường dẫn quang. Đầu tiên tín hiệu phần phát (Led hồng ngoại) trong bộ ghép quang biến thành tín hiệu ánh sáng, sau đó tín hiệu ánh sáng được phần tiếp nhận (Phototransistor) biến lại thành tín hiệu điện. Tính chất cách điện: bộ ghép quang thường được dùng để cách điện giữa 2 mạch điện có điện thế cách điện khá lớn. Bộ ghép quang có thể làm việc với dòng điện một chiều hay tín hiệu điện có tần số khá cao. Điện trở cách điện : đó là điện trở với dòng điện một chiều giữa ngõ vào và ngõ ra của bộ ghép quang có trị số bé nhất là 1011 W, như thế đủ yêu cầu thông thường. Nhưng chúng ta cần chú ý dòng diện rò khoảng nA có thể ảnh hưởng đến hoạt động của mạch điện. Gặp trường hợp này ta có thể tạo những khe trống giữa ngõ vào và ngõ ra. Nói chung với bộ ghép quang ta cần phải có mạch in tốt. 2 Hình dạng và mô tả chân : ANODE 1 6 BASE CATHODE 2 5 5 COLLECTOR NC 3 4 EMITTER 3 Tính chất : Nguồn cung cấp Vcc = + 5 V ở chân số 5 Tín hiệu được đưa vào chân số 1 và 2 Tín hiệu lấy ra ở chân 4 Hiệu điện thế cách điện là 3350 V Hệ số truyền đạt 100% Được ứng dụng trong một số mạch cách ly và mạch điều khiển II. IC LM 567 : LM 567 là IC tách tone và tần số, đó là một bộ PLL (phase locked loop) với sự tách khóa đồng bộ AM và mạch công suất ngõ ra. Chức năng gốc của nó là để lái một tải trong một phạm vi băng tách. Tần số trung tâm của băng và sự trễ ở ngõ ra được xác định một cách độc lập. Đặc tính: Sự ổn định cao của tần số trung tâm. Băng thông điều khiển độc lập. Ngõ ra logic có thể tương hợp với dòng 100mA trở xuống. Có khả năng chống nhiễu cao. Điều chỉnh tần số bằng một biến trở bên ngoài có giá trị từ 20 ¸ 1000 W.. Ứng dụng: Tách tone Điều khiển xa bằng tia hồng ngoại Truyền gói Điện thoại vô tuyến Bộ dao động chính xác Sơ đồ khối vi mạch LM 567: PHASE LOCKED LOOP (PLL) QUADRATURE PHASE OUTPUT OUT LOW PASS LOOP GND IN TIMING RESISTOR VCC Chân 1 : lọc ngõ ra Chân 2 : lọc thông thấp Chân 3 : ngõ vào Chân 4 : nguồng cung cấp Chân 5, 6 : mạch dao động RC Chân 7 : ground Chân 8 : ngõ ra Công thức thiết kế : Tần số trung tâm : Băng thông Tần số trung tâm của vòng khóa pha PLL : Là tần số tự do của bộ dao động khi chưa có tín hiệu vào. Băng thông của vòng khóa pha là phạm vi của tần số xung quanh tần số trung tâm fO mà một tín hiệu vào trên điện áp ngưỡng (20 mVRMS) sẽ gây ra mức logic 0 ở ngõ ra. Phạm vi khóa là phạm vi tần số rộng nhất mà trong đó tín hiệu vào sẽ giữ được trạng thái logic 0 ở ngõ ra. III. IC MT8870: 1. Nguyên lý: Để thu tín hiệu DTMF đã được tạo ra trên đường dây từ thuê bao gọi đến tổng đài , ta dùng IC chuyên dụng MT8870 . MT8870 là một linh kiện CMOS bao gồm các mạch lọc và chức năng giải mã cho sự ghi nhận 01 cặp tone . Các bộ lọc được dùng bằng các tụ lọc nhóm tần số cao và thấp . Quá trình giải mã sử dụng kỹ thuật để tách và giải mã tất cả 16 cặp tone DTMF thành mã 4 bit . Bộ phận đếm ngoài được làm giảm đi nhờ mạch khuếc đại ngõ vào vi sai , dao động block và mạch chốt là các ngõ 3 trạng thái . 2. Sơ đồ khối : VDD VSS VRef BIAS CIRCUIT VRef BUFFER DDA C CA L CHIP CHIP HIGH GROUP FILTER POWER BIAS DIAL TONE FILTER IN+ LOW GROUP FILTER IN- GS TO ALL CHIP St STEERING GT LOGIC CLOCK OSC1 OSC2 St/GT ESt STD TOE Sơ đồ khối MT8870 DDA : Digital Detection Algorithm CCAL: Code Converter And Latch 3. Mô tả chức năng: 3.1. Bộ lọc: Tín hiệu analog vào MT8870 sẽ được tiền xử lý bởi 2 mạch lọc băng thông bậc 6 để lọc lấy nhóm tần số cao và thấp tương ứng . Bộ lọc cùng gồm có 01 góc từ 250 - 400 Hz để dùng tách bỏ Dialtone . Bằng sự phân chia 02 nhóm tần số như vậy sự lẫn lộn của các band âm thanh sẽ giảm đi . Hai nhóm tín hiệu này sẽ được biến đổi thành xung vuông bởi bộ dò Zero - crossing và sau đó được chuyển qua các mạch lọc thông dãi . Tần số trung tâm của các mạch lọc thông dãi được thiết kế theo tiêu chuẩn của Bell . Đầu ra được hạn biên bởi các bộ so sánh có kèm theo bộ trrễ đẻ tránh chọn lầm tín hiệu mức thấp không mong muốn . Đầu ra của các bộ so sánh cho ta các dao động toán mức logic tại tần số DTMF thu được . 3.2. Bộ giải mã: Theo sau bộ lọc là bộ giải mã ứng dụng kỹ thuật đếm số để xác định các tần số của các tone đến và kiểm tra chúng tương ứng với tần số DTMF chuẩn . Một giải thuật lấy trị trung bình phức tạp để loại trừ những tone giả gây ra do những tín hiệu ở bên ngoài chẳng hạn như tín hiệu thoại trong khi vẫn đảm bảo một khoảng biến động cho tone thực do bị lệch . Giải thuật trung bình này đã được phát triển để đảm bảo sự kết hợp tối ưu khả năng talk-off và dung sai đối với sự hiện diện tần số giao thoa (tone thứ 3) và nhiễu . Khi bộ phát hiện nhận ra sự hiện diện của hai tone đúng đầu ra của mạch EST ( Early Sterring) sẽ lên mức tích cực . Lúc không nhận được tín hiệu tone thì ESt mặc điịnh trạng thái không tích cực . 3.3. Mạch Sterring: Trước khi thu nhận 01 cặp tone đã được giải mã , bộ thu phải kiểm tra xem thời hằng của tín hiệu có đúng không . Việc kiểm tra này được thực hiện bởi bộ RC mắc ở ngoài . Khi EST lên HIGH làm cho Vc tăng lên khi tụ xả . Khi EST vẫn còn ở mức HIGH trong một thời đoạn hợp lệ (ton) thì Vc tiến đến mức ngưỡng VTST của logic Sterring để nhận 01 cặp tone và chốt 4 bit mã tương ứng với nó vào thanh ghi Receive Data Register . Lúc này đầu ra GT kích hoạt và đẩy Vc lên tới VDD . GT tiếp tục đẩy lên cao cho tới khi TST lên mức cao trở lại . Cuối cùng sau một thời gian delay ngắn cho phép việc chốt Data được thực hiện xong thì cờ của mạch Sterring lên HIGH báo hiệu rằng cặp tone thu được đã được lưu vào thanh ghi . Mạch chốt ngõ ra được điều khiển bởi chân ngõ vào 3 trạng thái TOE , khi TOE lên mức 1 thì cho phép xuất Data 4 bit ra Bus . Giản đồ thời gian của MT8870 như sau : TONE #n TONE #n+1 TONE #n+1 VIN Est St/GT Hi - Z Q1 - Q4 Decoded tone #n-1 #n #n+1 StD TOE 4. Một số ứng dụng của IC MT8870 : Điều khiển từ xa. Mạch thu cho tổng đài. Mạch tính cước điện thọai .v.v. Tên và chức năng của các chân IC MT8870 : IC MT8870 là vi mạch được đóng gói trong vỏ gồm có 18 chân chia làm hai hàng. Tên và chức năng của MT8870 được trình bày tóm tắt ở bảng dưới đây : Chân TÊN CHỨC NĂNG 1 IN+ Ngõ vào không đảo mạch khuếch đại. 2 IN- Ngõ vào đảo mạch khuyếch đại. 3 GS Chân hồi tiếp của ngõ ra mạch khuếch đại để gắn với điện trở bên ngoài để điều khiển hệ số khuếch đại. 4 Vref Nguồn bias. 5 INH INHIBIT (input) : Khi chân này ở mức cao thì sẽ không nhận biết các phím nhấn A, B, C, D. Thường chân được đặt ở mức thấp. 6 PWDN Power Down (input): tác động mức cao. Dùng để tiết kiệm năng lượng khi không sử dụng IC. 7 OSC1 Chân tạo xung clock (input). 8 OSC2 Chân tạo xung clock (output). Thạch anh 3.579545Mhz được nối với hai chân OSC1 và OSC2 tạo thành mạch dao động nội. 9 VSS Ground : Chân nối đất. 10 TOE Three State Output Enable (input): Điều khiển xuất dữ liệu ở ngõ ra TOE=0 : ngõ ra ở trạng thái Hi-Z. TOE=1 : ngõ ra là dữ liệâu Q1-Q4. 11-14 Q1-Q4 Three State Data (output) : Bốn ngõ ra ba trạng thái được điều khiển bởi chân TOE. 15 StD Delay Steering (output): Tích cực mức cao, thông báo tín hiệu DTMF đã được giải mã được chốt ở ngỏ ra, sẵn sàng xuất ra ở chân Q1-Q4 khi TOE=1. Trở về mức logic thấp khi điện áp trên chân St/GT nhỏ hơn điện áp ngưỡng (VTSt). 16 Est Early Steering (output) :tích cực mức cao, báo có tín hiệu DTMF, tạo thời gian để giãi mã tone sang tín hiệu sang số. Khi mất tín hiệu DTMF sẽ trở về mức thấp. 17 St/GT Steering Input/Guard time (Output) Bidirectional: Khi điện áp chân này lớn hơn điện áp ngưỡng (VTSt) thì ghi nhận giải mã một tone và chốt dữ liệu ở ngỏ ra. Khi điện áp nhỏ hơn điện áp ngưỡng thì giải phóng thiết bị để chuẩn bị nhận một tone mới. 18 VDD Nguồn cung cấp, thường là +5V. TÓM TẮT TÊN VÀ CHỨC NĂNG CÁC CHÂN CỦA IC MT8870 BẢNG GIẢI MÃ CỦA MT8870 Digit TOE INH ESt Q4 Q3 Q2 Q1 ANY L X H Z Z Z Z 1 H X H 0 0 0 1 2 H X H 0 0 1 0 3 H X H 0 0 1 1 4 H X H 0 1 0 0 5 H X H 0 1 0 1 6 H X H 0 1 1 0 7 H X H 0 1 1 1 8 H X H 1 0 0 0 9 H X H 1 0 0 1 0 H X H 1 0 1 0 * H X H 1 0 1 1 # H X H 1 1 0 0 A H L H 1 1 0 1 B H L H 1 1 1 0 C H L H 1 1 1 1 D H L H 1 0 0 0 A H H L không giãi mã các giá trị này ngỏ ra vẫn giữ giá trị cũ của lần giải mã trước đó B H H L C H H L D H H L L = LOGIC LOW, H = LOGIC HIGH, Z = HIGH IMPEDANCE X = DON'T CARE IV. IC 74LS164: Các thông số cơ bản của họ 74ls loại ghi dịch Điện thế cung cấp : vcc = 4.75 ¸ 5.25v Dòng ra mức cao : ioh = 400ma Dòng ra mức thấp : iol = 8ma Tần số xung ck : f = 25 mhz Độ rộng xung ck : clr = 20ns Dòng vào mức cao : iih = 2 ma Dòng vào mức thấp : iil = (-0.6 ¸ -0.4)ma Dòng cung cấp max : imax = 25ma Nguồn cung cấp 5V và GND được lấy từ nguồn cung cấp bên ngoài. Bảng sự thật: Inputs Outputs Clear Clock A B QA QB …. QH L H H H H X L ­ ­ ­ X X H L X X X H X L L QA0 H L L L QB0 QAn QAn QAn L QH0 QGn QGn QGn V. IC Vi Điều Khiển 8951: 1. Giới thiệu cấu trúc phần cứng họ MSC-51 (8951): Đặc điểm và chức năng hoạt động của các IC họ MSC-51 hoàn toàn tương tự như nhau. Ở đây giới thiệu IC 8951 là một họ IC vi điều khiển do hãng Intel của Mỹ sản xuất. Chúng có các đặc điểm chung như sau: Các đặc điểm của 8951 được tóm tắt như sau: 4 KB EPROM bên trong. 128 Byte RAM nội. 4 Port xuất /nhập I/O 8 bit. Giao tiếp nối tiếp. 64 KB vùng nhớ mã ngoài 64 KB vùng nhớ dữ liệu ngoại. Xử lý Boolean (hoạt động trên bit đơn). 210 vị trí nhớ có thể định vị bit. 4ms cho hoạt động nhân hoặc chia. 2. Khảo sát sơ đồ chân 8951 và chức năng từng chân: 2.1 Sơ đồ chân 8951: Sơ đồ chân IC 8951 2.2 Chức năng các chân của 8951 8951 có tất cả 40 chân có chức năng như các đường xuất nhập. Trong đó có 24 chân có tác dụng kép (có nghĩa là 1 chân có 2 chức năng), mỗi đường có thể hoạt động như đường xuất nhập hoặc như đường điều khiển hoặc là thành phần của các bus dữ liệu và bus địa chỉ. a.Các Port: Port 0: Port 0 là port có 2 chức năng ở các chân 32 - 39 của 8951. Trong các thiết kế cỡ nhỏ không dùng bộ nhớ mở rộng nó có chức năng như các đường I/O. Đối với các thiết kế cỡ lớn có bộ nhớ mở rộng, nó được kết hợp giữa bus địa chỉ và bus dữ liệu. Port 1: Port 1 là port I/O trên các chân 1-8. Các chân được ký hiệu P1.0, P1.1, p1.2, ... p1.7 có thể dùng cho giao tiếp với các thiết bị ngoài nếu cần. Port 1 không có chức năng khác, vì vậy chúng chỉ được dùng cho giao tiếp với các thiết bị bên ngoài. Port 2: Port 2 là 1 port có tác dụng kép trên các chân 21- 28 được dùng như các đường xuất nhập hoặc là byte cao của bus địa chỉ đối với các thiết bị dùng bộ nhớ mở rộng. Port 3: Port 3 là port có tác dụng kép trên các chân 10-17. Các chân của port này có nhiều chức năng, các công dụng chuyển đổi có liên hệ với các đặc tính đặc biệt của 8951 như ở bảng sau: Bit Tên Chức năng chuyển đổi P3.0 RXT Ngõ vào dữ liệu nối tiếp. P3.1 TXD Ngõ xuất dữ liệu nối tiếp. P3.2 INT0\ Ngõ vào ngắt cứng thứ 0 P3.3 INT1\ Ngõ vào ngắt cứng thứ 1 P3.4 T0 Ngõ vào củaTIMER/COUNTER thứ 0. P3.5 T1 Ngõ vào củaTIMER/COUNTER thứ 1. P3.6 WR\ Tín hiệu ghi dữ liệu lên bộ nhớ ngoài P3.7 RD\ Tín hiệu đọc bộ nhớ dữ liệu ngoài. b.Các ngõ tín hiệu điều khiển: Ngõ tín hiệu PSEN (Program store enable): PSEN là tín hiệu ngõ ra ở chân 29 có tác dụng cho phép đọc bộ nhớ chương trình mở rộng thường được nối đến chân OE\ (output enable) của Eprom cho phép đọc các byte mã lệnh. PSEN ở mức thấp trong thời gian Microcontroller 8951 lấy lệnh. Các mã lệnh của chương trình được đọc từ Eprom qua bus dữ liệu và được chốt vào thanh ghi lệnh bên trong 8951 để giải mã lệnh. Khi 8951 thi hành chương trình trong EPROM nội PSEN sẽ ở mức logic 1. Ngõ tín hiệu điều khiển ALE (Address Latch Enable) Khi 8951 truy xuất bộ nhớ bên ngoài, port 0 có chức năng là bus địa chỉ và bus dữ liệu do đó phải tách các đường dữ liệu và địa chỉ. Tín hiệu ra ALE ở chân thứ 30 dùng làm tín hiệu điều khiển để giải đa hợp các đường địa chỉ và dữ liệu khi kết nối chúng với IC chốt. Tín hiệu ra ở chân ALE là một xung trong khoảng thời gian port 0 đóng vai trò là địa chỉ thấp nên chốt địa chỉ hoàn toàn tự động. Các xung tín hiệu ALE có tốc độ bằng 1/6 lần tần số dao động trên chip và có thể được dùng làm tín hiệu clock cho các phần khác của hệ thống. Chân ALE được dùng làm ngõ vào xung lập trình cho EPROM trong 8951. Ngõ tín hiệu EA\(External Access): Tín hiệu vào EA\ ở chân 31 thường được mắc lên mức 1 hoặc mức 0. Nếu ở mức 1, 8951 thi hành chương trình từ EPROM nội trong khoảng địa chỉ thấp 4 Kbyte. Nếu ở mức 0, 8951 sẽ thi hành chương trình từ bộ nhớ mở rộng. Chân EA\ được lấy làm chân cấp nguồn 12V khi lập trình cho Eprom trong 8951. Ngõ tín hiệu RST (Reset) : Ngõ vào RST ở chân 9 là ngõ vào Reset của 8951. Khi ngõ vào tín hiệu này đưa lên cao ít nhất là 2 chu kỳ máy, các thanh ghi bên trong được nạp những giá trị thích hợp để khởi động hệ thống. Khi cấp điện mạch tự động Reset. Các ngõ vào bộ dao động X1,X2: Bộ dao động được được tích hợp bên trong 8951, khi sử dụng 8951 người thiết kế chỉ cần kết nối thêm thạch anh và các tụ như hình vẽ trong sơ đồ. Tần số thạch anh thường sử dụng cho 8951 là 12Mhz. Chân 40 (Vcc) được nối lên nguồn 5V. 3. Cấu trúc bên trong vi điều khiển: 3.1 Tổ chức bộ nhớ: Bảng tóm tắt các vùng nhớ 8951. Bộ nhớ trong 8951 bao gồm EPROM và RAM. RAM trong 8951 bao gồm nhiều thành phần: phần lưu trữ đa dụng, phần lưu trữ địa chỉ hóa từng bit, các bank thanh ghi và các thanh ghi chức năng đặc biệt. 8951 có bộ nhớ theo cấu trúc Harvard: có những vùng bộ nhớ riêng biệt cho chương trình và dữ liệu. Chương trình và dữ liệu có thể chứa bên trong 8951 nhưng 8951 vẫn có thể kết nối với 64K byte bộ nhớ chương trình và 64K byte dữ liệu. Bản đồ bộ nhớ Data trên Chip như sau: 7F FF F0 F7 F6 F5 F4 F3 F2 F1 F0 B RAM đa dụng E0 E7 E6 E5 E4 E3 E2 E1 E0 ACC D0 D7 D6 D5 D4 D3 D2 D1 D0 PSW 30 B8 - - - BC BB BA B9 B8 IP 2F 7F 7E 7D 7C 7B 7A 79 78 2E 77 76 75 74 73 72 71 70 B0 B7 B6 B5 B4 B3 B2 B1 B0 P.3 2D 6F 6E 6D 6C 6B 6A 69 68 2C 67 66 65 64 63 62 61 60 A8 AF AC AB AA A9 A8 IE 2B 5F 5E 5D 5C 5B 5A 59 58 2A 57 56 55 54 53 52 51 50 A0 A7 A6 A5 A4 A3 A2 A1 A0 P2 29 4F 4E 4D 4C 4B 4A 49 48 28 47 46 45 44 43 42 41 40 99 không được địa chỉ hoá bit SBUF 27 3F 3E 3D 3C 3B 3A 39 38 98 9F 9E 9D 9C 9B 9A 99 98 SCON 26 37 36 35 34 33 32 31 30 25 2F 2E 2D 2C 2B 2A 29 28 90 97 96 95 94 93 92 91 90 P1 24 27 26 25 24 23 22 21 20 23 1F 1E 1D 1C 1B 1A 19 18 8D không được địa chỉ hoá bit TH1 22 17 16 15 14 13 12 11 10 8C không được địa chỉ hoá bit TH0 21 0F 0E 0D 0C 0B 0A 09 08 8B không được địa chỉ hoá bit TL1 20 07 06 05 04 03 02 01 00 8A không được địa chỉ hoá bit TL0 1F Bank 3 89 không được địa chỉ hoá bit TMOD 18 88 8F 8E 8D 8C 8B 8A 89 88 TCON 17 Bank 2 87 không được địa chỉ hoá bit PCON 10 0F Bank 1 83 không được địa chỉ hoá bit DPH 08 82 không được địa chỉ hoá bit DPL 07 Bank thanh ghi 0 81 không được địa chỉ hoá bit SP 00 (mặc định cho R0 -R7) 88 87 86 85 84 83 82 81 80 P0 Hai đặc tính cần chú ý là: Các thanh ghi và các port xuất nhập đã được định vị (xác định) trong bộ nhớ và có thể truy xuất trực tiếp giống như các địa chỉ bộ nhớ khác. Ngăn xếp bên trong Ram nội nhỏ hơn so với Ram ngoại như trong các bộ Microcontroller khác. RAM bên trong 8951 được phân chia như sau: Các bank thanh ghi có địa chỉ từ 00H đến 1FH. RAM địa chỉ hóa từng bit có địa chỉ từ 20H đến 2FH. RAM đa dụng từ 30H đến 7FH. Các thanh ghi chức năng đặc biệt từ 80H đến FFH. RAM đa dụng: Mặc dù trên hình vẽ cho thấy 80 byte đa dụng chiếm các địa chỉ từ 30H đến 7FH, 32 byte dưới từ 00H đến 1FH cũng có thể dùng với mục đích tương tự (mặc dù các địa chỉ này đã có mục đích khác). Mọi địa chỉ trong vùng RAM đa dụng đều có thể truy xuất tự do dùng kiểu địa chỉ trực tiếp hoặc gián tiếp. RAM có thể truy xuất từng bit: 8951 chứa 210 bit được địa chỉ hóa, trong đó có 128 bit có chứa các byte chứa các địa chỉ từ 20H đến 2FH và các bit còn lại chứa trong nhóm thanh ghi có chức năng đặc biệt. Ý tưởng truy xuất từng bit bằng phần mềm là các đăëc tính mạnh của microcontroller xử lý chung. Các bit có thể được đặt, xóa, AND, OR, … , với 1 lệnh đơn. Đa số các microcontroller xử lý đòi hỏi một chuỗi lệnh đọc-sửa- ghi để đạt được mục đích tương tự. Ngoài ra các port cũng có thể truy xuất được từng bit. 128 bit có chứa các byte có địa chỉ từ 00H -1FH cũng có thể truy xuất như các byte hoặc các bit phụ thuộc vào lệnh được dùng. Các bank thanh ghi : 32 byte thấp của bộ nhớ nội được dành cho các bank thanh ghi. Bộ lệnh 8951 hổ trợ 8 thanh ghi có tên là R0 -R7 và theo mặc định sau khi reset hệ thống, các thanh ghi này có các địa chỉ từ 00H - 07H. Các lệnh dùng các thanh ghi RO - R7 sẽ ngắn hơn và nhanh hơn so với các lệnh có chức năng tương ứng dùng ki